FILTRE NUMÉRIQUE À RÉPONSE IMPULSIONNELLE À TEMPS FINI BASÉ SUR LES DIFFÉRENCES DE TEMPS
DOI :
https://doi.org/10.59277/RRST-EE.2025.2.11Mots-clés :
Boucle à verrouillage de fréquence, Filtre numérique, Boucle à verrouillage de phase, Circuit numérique, Système linéaire discretRésumé
Ce travail décrit un modèle de filtre numérique à réponse impulsionnelle finie dans le temps (FIR) dont la sortie est basée sur les différences de temps entre les périodes d'entrée et de sortie. Il est destiné au filtrage des périodes du signal impulsionnel. Ce filtre est un système linéaire et discret fonctionnant comme une boucle à verrouillage de fréquence (FLL). La correction de sortie est effectuée une fois par période. Les propriétés spécifiques de la FLL sont décrites, ce qui lui permet d'être adapté pour fonctionner comme un filtre numérique FIR-temps, passe-bas ou passe-haut. La procédure d'adaptation de la FLL d'ordre 4 au filtre numérique FIR-temps est présentée. Des analyses mathématiques ont été réalisées à l'aide de la transformée en Z. Le fonctionnement du système a été simulé. Pour l'analyse dans le domaine fréquentiel, la théorie et les logiciels MATLAB correspondants, destinés au développement de filtres numériques FIR classiques, ont été utilisés. Les propriétés de la FLL d'ordre 4, ainsi que les capacités de filtrage du filtre numérique FIR-temps développé, sont démontrées dans les domaines temporel et fréquentiel.
Références
(1) Dj.M. Perišić, Generalization of the time infinite impulse response digital filters, Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 69, 3, pp. 327–322 (2024).
(2) Dj.M. Perišić, New kind of Ifinite impulse response digital filters intended for pulse signal periods, evenechn. – Électrotechn. et Énerg., 69, 2, pp. 61–66 (2024).
(3) Dj.M. Perišić, Digital filters intended for pulse signal periods, Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 67, 2, pp. 161–166 (2022).
(4) Dj.M. Perišić, Frequency locked loops of the third and higher order, Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 66, 4, pp. 261–266 (2021).
(5) Dj.M. Perišić, M. Perišić, D. Mitić, M. Vasić, Time recursive frequency locked loop for the tracking applications, Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 62, 2, pp. 195–203 (2015).
(6) Dj.M. Perišić, A. Zorić, M. Perišić, V. Arsenović, Lj. Lazić, Recursive PLL based on the Measurement and Processing of Time, Electronics and Electrical Engineering, 20, 5, pp. 33–36 (2014).
(7) Dj.M. Perišić, A. Zorić, M. Perisić, D. Mitić, Analysis and Application of FLL based on the Processing of the Input and Output Periods, Automatika, 57, 1, pp. 230–238 (2016).
(8) Dj.M. Perišić, M. Bojović, Multipurpose time recursive PLL, Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 61, 3, pp. 283–288 (2016).
(9) Dj.M. Perišić, M. Perišić, S. Rankov, Phase shifter based on a recursive Phase Locked Loop of the second order, Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 59, 4, pp. 391–400 (2014).
(10) Dj.M. Perišić, A. Zorić, Dj. Babić, Dj. Perišić, Decoding and Prediction of Energy State in Consumption Control, Rev. Roum. Sci. Techn. – Electrotechn. et Energ., 58, 3, pp. 263–272 (2013).
(11) W.C. Lindsey, C.M. Chie, A survey of digital phase-locked loops, Proceedings of the IEEE, 69, 4, pp. 410-431 (1981).
(12) D. Jovcic, Phase locked loop system for FACTS, IEEE Transactions on Power Systems, 18, pp. 2185–2192 (2003).
(13) A.S.N. Mokhtar, B.B.I. Reaz, M. Maruffuzaman, M.A.M. Ali, Inverse park transformation using Cordic and phase-locked loop, Rev. Roum. Sci. Techn.-Electrotechn. Et Energy, 57, 4, pp. 422–431 (2012).
(14) C.C. Chung, An all-digital phase-locked loop for high speed clock generation, IEEE Journal of Solid-State Circuits, 38, Issue 2, pp. 347-359 (2003).
(15) F. Amrane, A. Chaiba, B.E. Babes, S. Mekhilef, Design and implementation of high-performance field-oriented control for grid-connected doubly fed induction generator via hysteresis rotor current controller, Rev. Roum. Sci. Techn. Et Energy., 61, 4, pp. 319–324 (2016).
(16) M. Büyük, M. İnci, M. Tümay, Performance comparison of voltage sag/swell detection methods implemented in custom power devices, Rev. Roum. Sci. Techn. – Electrotechn. et Energ., 62, 2, pp. 129–133 (2017).
(17) L. Joonsuk, B. Kim, A low noise fast-lock phase-locked loop with adaptive bandwidth control- solid-state circuit, IEEE Journal, 35, 8, pp. 1137–1145 (2000).
(18) D. Abramovitch, Phase-locked loops: a control centric tutorial, American Control Conference-2002, 1, pp. 1–15 (2002).
(19) R. Vich, Z Transform Theory and Application (Mathematics and Applications), Springer (1987).
(20) S.W. Smith, Digital Signal Processing, California Technical Publishing (1999).
(21) G. Bianchi, Phase-Locked Loop Synthesizer Simulation, Nc-Hill, Inc. (2005).
(22) W.F. Egan, Phase-Lock Basics, John Wiley and Sons (2008).
(23) B.D. Talbot, Frequency Acquisition Techniques for PLL, Wiley-IEEE Press (2012).
(24) C.B. Fledderman, Introduction to Electrical and Computer Engineering, Prentice Hall (2002).
(25) M. Gardner, Phase Lock Techniques, Wiley-Interscience (2005).
(26) S. Winder, Analog and Digital Filter Design, Elsevier Inc. (2002).
Téléchargements
Publiée
Numéro
Rubrique
Licence
(c) Copyright REVUE ROUMAINE DES SCIENCES TECHNIQUES — SÉRIE ÉLECTROTECHNIQUE ET ÉNERGÉTIQUE 2025
Ce travail est disponible sous licence Creative Commons Attribution - Pas d'Utilisation Commerciale - Pas de Modification 4.0 International.
