BOSE A, NAGARAJAN S. HYBRIDE PNN-PPN 10T SRAM ET LCTS POUR LA RÉDUCTION DES FUITES DANS LES VLSI. RRST-EE [Internet]. 30 août 2025 [cité 11 nov. 2026];70(3):355-60. Disponible sur: https://journal.iem.pub.ro/rrst-ee/article/view/1112