« HYBRIDE PNN-PPN 10T SRAM ET LCTS POUR LA RÉDUCTION DES FUITES DANS LES VLSI », RRST-EE, vol. 70, nᵒ 3, p. 355–360, août 2025, doi: 10.59277/RRST-EE.2025.3.12.