TECHNIQUE DE VÉRIFICATION EN TEMPS RÉEL DE CIRCUITS ARITHMÉTIQUES SANS MÉMOIRE BASÉS SUR LES MATHÉMATIQUES VÉDIQUES. RRST-EE. 2025;70(4):519-524. doi:10.59277/RRST-EE.2025.4.15