(untitled) (REVUE ROUMAINE DES SCIENCES TECHNIQUES — SÉRIE ÉLECTROTECHNIQUE ET ÉNERGÉTIQUE, 2025)
Cet article propose une nouvelle méthode de vérification des opérations arithmétiques dans les circuits, fondée sur le sutra (formule) mathématique védique « Gunita Samuccaya ». Selon ce sutra, notre méthode vérifie les opérations arithmétiques, par exemple c = a + b, en vérifiant que la somme des chiffres « a » et « b » est égale à la somme des chiffres de « c » pour un calcul correct. Contrairement aux schémas d’autotest intégrés (BIST), notre approche est plus simple, car elle élimine les générateurs de modèles de test traditionnels et les analyseurs de sortie, tout en atteignant une couverture des défauts de 100 % pour les opérations arithmétiques simples. Notre système, conçu dans le langage de description du matériel (HDL) Verilog, est en temps réel, sans mémoire et évolutif. Cette méthode de test proposée révolutionne la vérification des circuits arithmétiques, garantissant l’intégrité des systèmes numériques complexes où la précision mathématique est essentielle.