ANALYSE DES BOUCLES VERROUILLÉES TEMPS-FRÉQUENCE À L'AIDE DE TABLES – PARTIE 2
DOI :
https://doi.org/10.59277/RRST-EE.2026.3.12Mots-clés :
Boucle à verrouillage temps-fréquence, Suivi, Circuit numérique, Système linéaire discret, Filtre temps-numériqueRésumé
Cet article décrit les méthodes tabulaires universelles pour l'analyse des boucles à verrouillage temps-fréquence (TFLL). Les TFLL sont des systèmes linéaires discrets en boucle ouverte qui traitent le signal d'entrée par périodes temporelles. Grâce à des tableaux, il est possible de déterminer soit les équations complètes de la transformée en Z à partir de différentes phases du développement mathématique, soit les expressions représentant les résultats d'analyses mathématiques complexes et longues. La méthode tabulaire a été développée pour les TFLL d'ordre inférieur et étendue aux TFLL d'ordre 5. Il a été démontré comment étendre la table aux TFLLn de tout ordre. L'utilisation de la table est illustrée par des applications de suivi et de prédiction des TFLL d'ordre 2 et 3. Cependant, cette approche tabulaire peut également être utilisée pour tous les autres types de systèmes linéaires discrets. Les analyses mathématiques ont été réalisées à l'aide de la transformée de Z des équations différentielles qui décrivent le système. Le logiciel MATLAB, associé aux filtres numériques FIR, a été utilisé pour les analyses en domaine fréquentiel.
Références
(1) Dj.M. Perišić, “Time-FLLs intended for the tracking of the pulse signal periods,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg (2025, under review).
(2) Dj.M. Perišić, “Analysis of the time-frequency locked loops using tables – Part 1,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., (2025, under review).
(3) Dj.M. Perišić, “Generalization of the time infinite impulse response digital filters,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 69, 3, pp. 327–332 (2024).
(4) Dj.M. Perišić, “New kind of IIR digital filters intended for pulse period filtering,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 69, 1, pp. 61–66 (2024).
(5) Dj.M. Perisic, “Digital filters intended for pulse signal periods,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 67, 2, pp. 161–166 (2022).
(6) Dj.M. Perišić, “Frequency-locked loops of the third and higher order,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 66, 4, pp. 261–266 (2021).
(7) Dj.M. Perišić, A. Zoric, Ž. Gavric, N. Danilovic, “Digital circuit for the averaging of the pulse periods,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 63, 3, pp. 300–305 (2018).
(8) Dj.M. Perišić, A. Zoric, M. Perišić, V. Arsenović, Lj. Lazic, “Recursive PLL based on the measurement and processing of time,” Electronics and Electrical Engineering, 20, 5, pp. 33–36 (2014).
(9) Dj.M. Perišić, A. Zoric, M. Perisic, D. Mitic, “Analysis and application of FLL based on the processing of the input and output periods,” Automatika, 57, 1, pp. 230–238 (2016).
(10) Dj.M. Perišić, M. Bojovic, “Multipurpose time recursive PLL,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 61, 3, pp. 283–288 (2016).
(11) Dj.M. Perišić, M. Perišić, S. Rankov, “Phase shifter based on a recursive phase-locked loop of the second order,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 59, 4, pp. 391–400 (2014).
(12) D. Jovcic, “Phase-locked loop system for FACTS,” IEEE Trans. on Power Syst., 18, pp. 2185–2192 (2003).
(13) A.S.N. Mokhtar, B.B.I. Reaz, M. Maruffuzaman, M.A.M. Ali, “Inverse park transformation using Cordic and phase-locked loop,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 57, 4, pp. 422–431 (2012).
(14) C.C. Chung, “An all-digital phase-locked loop for high-speed clock generation,” IEEE J. Solid-State Circuits, 38, 2, pp. 347–359 (2003).
(15) F. Amrane, A. Chaiba, B.E. Babes, S. Mekhilef, “Design and implementation of high-performance field-oriented control for grid-connected doubly fed induction generator via hysteresis rotor current controller,” Rev. Roum. Sci. Techn. – Électrotechn. et Énerg., 61, 4, pp. 319–324 (2016).
(16) M. Büyük, M. İnci, M. Tümay, “Performance comparison of voltage sag/swell detection methods implemented in custom power devices,” Rev. Roum. Sci. Techn. – Électrote. et Énerg., 62, 2, pp. 129–133 (2017).
(17) L. Joonsuk, B. Kim, “A low-noise fast-lock phase-locked loop with adaptive bandwidth control,” IEEE J. Solid-State Circuits, 35, 8, pp. 1137–1145 (2000).
(18) D. Abramovitch, “Phase-locked loops: a control-centric tutorial,” American Control Conference, pp. 1–15 (2002).
(19) R. Vich, Z Transform Theory and Application (1st ed.), Springer (1987).
(20) S.W. Smith, Digital Signal Processing (2nd ed.), California Technical Publishing (1999).
(21) G. Bianchi, Phase-Locked Loop Synthesizer Simulation, McGraw-Hill, New York (2005).
(22) W.F. Egan, Phase-Lock Basics (2nd ed.), John Wiley and Sons (2008).
(23) S.H. Mneney, An Introduction to Digital Signal Processing, River Publishers ApS (2008).
(24) B.D. Talbot, Frequency Acquisition Techniques for PLL, Wiley-IEEE Press (2012).
(25) C.B. Fledderman, Introduction to Electrical and Computer Engineering, Prentice Hall (2002).
(26) M. Gardner, Phase-Lock Techniques, Wiley-Interscience, Hoboken (2005).
(27) S. Winder, Analog and Digital Filter Design (2nd ed.), Elsevier (2002).
Téléchargements
Publiée
Numéro
Rubrique
Licence
(c) Copyright REVUE ROUMAINE DES SCIENCES TECHNIQUES — SÉRIE ÉLECTROTECHNIQUE ET ÉNERGÉTIQUE 2026
Ce travail est disponible sous licence Creative Commons Attribution - Pas d'Utilisation Commerciale - Pas de Modification 4.0 International.
